1. 項(xiàng)目概述為什么我們要深入集成電源開(kāi)關(guān)拓?fù)涓闪耸畮啄暧布O(shè)計(jì)畫(huà)過(guò)的板子、調(diào)過(guò)的電源自己都數(shù)不清了。最近在復(fù)盤(pán)幾個(gè)老項(xiàng)目時(shí)我發(fā)現(xiàn)一個(gè)挺有意思的現(xiàn)象很多工程師包括當(dāng)年的我自己對(duì)“電源拓?fù)洹边@個(gè)詞兒是又愛(ài)又怕。愛(ài)的是它決定了電源性能的“天花板”怕的是一提到“反激”、“LLC”、“DAB”腦子里就剩下一堆公式和波形圖感覺(jué)離實(shí)際動(dòng)手設(shè)計(jì)總隔著一層紗。特別是當(dāng)這些拓?fù)渑c集成電源開(kāi)關(guān)比如我們常用的電源管理IC內(nèi)部集成了MOSFET和驅(qū)動(dòng)結(jié)合時(shí)很多人就直接照著芯片廠商的推薦電路“抄作業(yè)”了知其然不知其所以然。這個(gè)系列我就想拋開(kāi)那些復(fù)雜的數(shù)學(xué)推導(dǎo)從一個(gè)一線工程師的視角聊聊集成電源開(kāi)關(guān)拓?fù)?。我們不講空中樓閣的理論就聊實(shí)實(shí)在在的東西當(dāng)你拿到一顆集成了上下管的同步Buck芯片或者一顆內(nèi)置了700V MOSFET的反激控制器時(shí)你該怎么理解它內(nèi)部的“舞臺(tái)”是如何搭建的不同的拓?fù)溥x擇到底在性能、成本和設(shè)計(jì)難度上給你挖了哪些“坑”又鋪了哪些“路”理解了這些你才能從“應(yīng)用工程師”進(jìn)階到“設(shè)計(jì)工程師”不僅能選型更能優(yōu)化甚至在芯片規(guī)格書(shū)的邊邊角角里找到提升效率、降低成本的秘密。2. 核心思路從分立到集成拓?fù)涞慕巧l(fā)生了哪些根本變化在分立器件時(shí)代電源拓?fù)鋵?duì)我們來(lái)說(shuō)是一張由晶體管、二極管、電感、電容等獨(dú)立元件搭建起來(lái)的“電路圖”。工程師擁有近乎百分之百的自由度MOSFET選英飛凌還是安森美磁芯用PQ還是RM驅(qū)動(dòng)電阻調(diào)多大每一個(gè)細(xì)節(jié)都需要親手敲定。拓?fù)涫枪羌芏覀冇梅至⒃樗畛溲狻５?dāng)集成電源開(kāi)關(guān)成為主流這個(gè)游戲規(guī)則變了。芯片廠商把拓?fù)渲凶詈诵?、最難搞的“功率開(kāi)關(guān)”和“驅(qū)動(dòng)”部分封裝進(jìn)了一個(gè)小小的黑盒里。你看到的可能只是一個(gè)8個(gè)引腳的SOIC封裝但它內(nèi)部可能已經(jīng)集成了一個(gè)完整的半橋Half-Bridge或者一個(gè)高壓?jiǎn)?dòng)電路。這時(shí)拓?fù)鋵?duì)我們而言更像是一份“建筑設(shè)計(jì)規(guī)范”。芯片內(nèi)部已經(jīng)用硅晶圓為你澆筑好了核心的承重墻開(kāi)關(guān)器件和樓梯間驅(qū)動(dòng)電路你的工作是在這個(gè)既定的“建筑框架”內(nèi)進(jìn)行室內(nèi)裝修——設(shè)計(jì)外圍的無(wú)源元件電感、電容、反饋網(wǎng)絡(luò)和布局布線。這種變化帶來(lái)了雙重影響。好處是顯而易見(jiàn)的設(shè)計(jì)簡(jiǎn)化、開(kāi)發(fā)周期縮短、可靠性通常更高芯片內(nèi)部匹配和熱管理更優(yōu)。但挑戰(zhàn)也隨之而來(lái)你的設(shè)計(jì)自由度受到了限制很多關(guān)鍵參數(shù)如開(kāi)關(guān)頻率、死區(qū)時(shí)間、驅(qū)動(dòng)能力變成了由芯片預(yù)設(shè)的“黑盒參數(shù)”。如果你不理解芯片內(nèi)部集成的到底是哪種拓?fù)涞淖凅w以及這個(gè)拓?fù)涞墓ぷ髟砟憔秃茈y應(yīng)對(duì)一些棘手的實(shí)際問(wèn)題比如為什么這款集成Buck芯片在輕載時(shí)效率驟降為什么我的集成反激電源在啟動(dòng)瞬間老是燒芯片芯片規(guī)格書(shū)里那個(gè)“最小導(dǎo)通時(shí)間”參數(shù)到底在限制什么因此學(xué)習(xí)集成電源開(kāi)關(guān)拓?fù)浜诵乃悸凡辉偈恰叭绾螐牧愦罱ā倍寝D(zhuǎn)變?yōu)椤叭绾卫斫馀c駕馭”。你需要透過(guò)芯片的引腳和功能框圖看穿它內(nèi)部采用的拓?fù)浔举|(zhì)并深刻理解此外圍元件是如何與這個(gè)“拓?fù)浜诤小被?dòng)共同完成能量轉(zhuǎn)換的。3. 核心拓?fù)浼易褰馕黾苫暯窍碌乃拇蠼饎偸忻嫔辖^大多數(shù)集成電源開(kāi)關(guān)芯片其內(nèi)核都逃不出幾個(gè)經(jīng)典拓?fù)?。我們從最常?jiàn)、最貼合集成化趨勢(shì)的幾種說(shuō)起。3.1 Buck降壓拓?fù)浼苫牡浞锻秸魇侵髁鰾uck拓?fù)浯蟾攀羌啥茸罡叩摹Ｒ活w現(xiàn)代的同步Buck轉(zhuǎn)換器芯片內(nèi)部通常集成了兩個(gè)MOSFET上管和下管以及其驅(qū)動(dòng)電路、誤差放大器、PWM調(diào)制器甚至包括自舉二極管和環(huán)路補(bǔ)償。從分立到集成的關(guān)鍵躍遷 在分立Buck中下管通常用一個(gè)肖特基二極管做續(xù)流效率有瓶頸。集成芯片幾乎無(wú)一例外地采用同步整流技術(shù)用一顆低導(dǎo)通電阻Rds(on)的MOSFET替代二極管。這樣做在輸出大電流時(shí)續(xù)流階段的壓降可以從二極管的0.3-0.5V降到MOSFET的Rds(on)*Iout可能只有幾十毫伏效率提升非常顯著尤其在低輸出電壓如1.8V、1.2V場(chǎng)景下是必選項(xiàng)。集成帶來(lái)的設(shè)計(jì)焦點(diǎn)轉(zhuǎn)移 當(dāng)開(kāi)關(guān)管被集成后你的設(shè)計(jì)重心完全轉(zhuǎn)移到了功率電感和輸出電容上。電感選型不僅要計(jì)算感值L (Vin - Vout) * Ton / ΔI更要關(guān)注其飽和電流Isat和溫升電流Irms。集成芯片的開(kāi)關(guān)頻率固定如500kHz、2.2MHz你需要選擇適合該頻率的磁芯材料如鐵氧體。一個(gè)常見(jiàn)的坑是為了追求小體積選了額定電流余量不足的電感導(dǎo)致在大負(fù)載或瞬態(tài)時(shí)電感飽和電流尖峰直接沖擊芯片內(nèi)部MOSFET造成失效。輸出電容它決定了輸出電壓紋波和負(fù)載瞬態(tài)響應(yīng)。集成芯片的快速開(kāi)關(guān)使得高頻紋波成為重點(diǎn)因此需要低ESR的陶瓷電容。計(jì)算紋波電壓時(shí)必須考慮電容的ESR和ESLΔVout ≈ ΔI * (ESR 1/(8fC))。通常會(huì)在輸出端并聯(lián)多個(gè)不同容值如10uF100nF的陶瓷電容來(lái)覆蓋不同頻段的阻抗。實(shí)操心得對(duì)于集成同步Buck芯片的“效率-負(fù)載電流”曲線圖是必看的。重點(diǎn)關(guān)注輕載效率這反映了芯片的輕載工作模式如跳脈沖模式PFM vs. 連續(xù)PWM模式。如果你的設(shè)備長(zhǎng)期處于待機(jī)輕載狀態(tài)一顆具備高效PFM模式的芯片能顯著延長(zhǎng)電池壽命。3.2 Boost升壓拓?fù)浼膳c分立的權(quán)衡Boost拓?fù)涞募苫潭认鄬?duì)復(fù)雜。很多Boost控制器仍然是“控制器”而非“轉(zhuǎn)換器”即只集成驅(qū)動(dòng)和邏輯外部需要放置一個(gè)MOSFET。但也有越來(lái)越多的芯片將上管或下管MOSFET集成進(jìn)去。拓?fù)浜诵呐c集成挑戰(zhàn) Boost拓?fù)涞年P(guān)鍵元件是電感、開(kāi)關(guān)管通常為下管、整流二極管或同步整流管和輸出電容。能量先儲(chǔ)存于電感再釋放到輸出。集成的主要挑戰(zhàn)在于整流二極管如果被同步MOSFET替代需要防止輸入輸出電壓倒灌控制邏輯更復(fù)雜。集成Boost的設(shè)計(jì)要點(diǎn)峰值電流限制由于電感電流是斷續(xù)的在開(kāi)關(guān)管導(dǎo)通時(shí)線性上升芯片的峰值電流檢測(cè)至關(guān)重要。你需要確保在最大負(fù)載和最低輸入電壓下電感的峰值電流仍小于芯片的限流值并留有足夠余量。輸入電容的布局Boost的輸入電流是連續(xù)的但開(kāi)關(guān)管動(dòng)作會(huì)在輸入源阻抗上產(chǎn)生很大的電流紋波。因此緊靠芯片Vin引腳放置一個(gè)低ESR的陶瓷電容如10uF X5R/X7R是必須的用于提供高頻開(kāi)關(guān)電流回路。這個(gè)電容若放得遠(yuǎn)寄生電感會(huì)導(dǎo)致嚴(yán)重的電壓尖峰和噪聲。輸出電壓的建立對(duì)于集成同步整流的Boost啟動(dòng)時(shí)需要特別注意。如果輸出端在啟動(dòng)前已有電壓例如來(lái)自其他電源軌要確認(rèn)芯片是否支持“預(yù)偏置啟動(dòng)”防止反向電流損壞芯片。3.3 Buck-Boost升降壓拓?fù)鋺?yīng)對(duì)寬輸入電壓的集成方案當(dāng)輸入電壓可能高于或低于輸出電壓時(shí)如電池供電設(shè)備中電池電壓從4.2V跌落到2.8V而輸出需穩(wěn)定在3.3V就需要Buck-Boost。傳統(tǒng)的分立四開(kāi)關(guān)Buck-Boost電路復(fù)雜集成化極大地簡(jiǎn)化了設(shè)計(jì)。集成拓?fù)涞某Ｒ?jiàn)形式單電感四開(kāi)關(guān)Buck-Boost這是目前集成芯片中最主流、性能最優(yōu)的方案。一顆芯片內(nèi)部集成四個(gè)MOSFET構(gòu)成一個(gè)H橋圍繞一個(gè)電感工作。它通過(guò)控制四個(gè)管子的開(kāi)關(guān)時(shí)序無(wú)縫地在Buck、Boost和Buck-Boost模式間切換。TI的TPS630xx系列、ADI的LTC311x系列是典型代表。Sepic/?uk拓?fù)溥@些拓?fù)湟材軐?shí)現(xiàn)升降壓但需要兩個(gè)電感或一個(gè)電感加一個(gè)耦合電容在集成芯片中較少見(jiàn)通常用于需要電氣隔離或特定紋波特性的場(chǎng)合。設(shè)計(jì)核心理解工作模式邊界 使用這類集成芯片最關(guān)鍵的是看懂其模式轉(zhuǎn)換邊界。芯片規(guī)格書(shū)里通常會(huì)有一張圖橫軸是輸入電壓縱軸是輸出電壓圖中標(biāo)出Buck、Boost和Buck-Boost或稱為“直通”模式的區(qū)域。你的應(yīng)用工況Vin范圍Vout固定值應(yīng)該落在這張圖里。在模式切換點(diǎn)附近效率可能會(huì)有一個(gè)小凹陷環(huán)路穩(wěn)定性也需要額外關(guān)注。注意事項(xiàng)單電感四開(kāi)關(guān)Buck-Boost拓?fù)渲须姼械碾娏鲬?yīng)力和電壓應(yīng)力比單純的Buck或Boost都要大。選型時(shí)電感的飽和電流額定值必須大于芯片的最大開(kāi)關(guān)電流限值并且要考慮在Buck-Boost模式下電感電流是輸入輸出電流之和其有效值Irms會(huì)更高導(dǎo)致銅損增大溫升更明顯。3.4 反激Flyback拓?fù)渲行」β矢綦x電源的集成王者反激拓?fù)涫请x線式AC-DC開(kāi)關(guān)電源中最常見(jiàn)的隔離方案在手機(jī)充電器、家電輔電等領(lǐng)域無(wú)處不在。其集成化通常分為兩類一是將高壓MOSFET和控制器集成在同一顆芯片內(nèi)如PI的InnoSwitch系列二是將控制器和低壓同步整流管集成用于次級(jí)側(cè)。從分立到集成的演變 分立反激設(shè)計(jì)繁瑣要計(jì)算變壓器匝比、氣隙設(shè)計(jì)RCD吸收鉗位調(diào)試環(huán)路補(bǔ)償。集成芯片通過(guò)多種技術(shù)大幅簡(jiǎn)化了這些工作準(zhǔn)諧振QR或谷底開(kāi)關(guān)Valley Switching芯片檢測(cè)變壓器退磁完成后的電壓谷底才開(kāi)啟下一次導(dǎo)通降低了開(kāi)關(guān)損耗和EMI提升了效率。自適應(yīng)開(kāi)關(guān)頻率根據(jù)負(fù)載調(diào)整頻率在輕載時(shí)降頻甚至進(jìn)入突發(fā)模式Burst Mode改善輕載效率。集成高壓?jiǎn)?dòng)和X電容放電符合安規(guī)要求簡(jiǎn)化外圍。集成反激設(shè)計(jì)的重中之重——變壓器 即使芯片再智能變壓器設(shè)計(jì)仍是反激的核心也是最大的難點(diǎn)。集成芯片的規(guī)格書(shū)會(huì)給出詳細(xì)的變壓器設(shè)計(jì)指南但你必須理解其背后的原理匝比Np:Ns決定了開(kāi)關(guān)管承受的反射電壓VOR (Vout Vf) * Np/Ns。VOR的選擇需要權(quán)衡VOR高則開(kāi)關(guān)管關(guān)斷電壓應(yīng)力Vin_max VOR高但導(dǎo)通損耗低VOR低則相反。集成芯片的MOSFET耐壓已定如650V、700V你需要根據(jù)最大輸入電壓考慮電網(wǎng)波動(dòng)來(lái)反推允許的最大VOR。氣隙與電感量反激變壓器本質(zhì)是一個(gè)耦合電感。初級(jí)電感量Lp決定了峰值電流Ipk Vin_min * Ton_max / Lp和儲(chǔ)能能力。氣隙用于防止磁芯飽和存儲(chǔ)能量。Lp的計(jì)算需要結(jié)合芯片的最大占空比限制和峰值電流限制。漏感這是反激拓?fù)涞摹邦B敵”。漏感能量無(wú)法傳遞到次級(jí)會(huì)在開(kāi)關(guān)管關(guān)斷時(shí)產(chǎn)生巨大的電壓尖峰。雖然集成芯片可能內(nèi)置了軟關(guān)斷或鉗位但外部RCD吸收電路或更高效的鉗位電路如TVS的設(shè)計(jì)依然關(guān)鍵。吸收太弱尖峰可能打壞芯片吸收太強(qiáng)效率會(huì)受損。實(shí)測(cè)中的關(guān)鍵波形 調(diào)試集成反激電源示波器是必須的。重點(diǎn)看兩個(gè)波形初級(jí)MOSFET的漏極電壓Vds波形觀察關(guān)斷尖峰是否在安全范圍內(nèi)通常留20%余量給芯片耐壓觀察谷底開(kāi)關(guān)是否實(shí)現(xiàn)在QR模式下Vds應(yīng)在谷底開(kāi)啟。次級(jí)整流管電壓波形觀察其振鈴情況評(píng)估漏感和PCB布局的影響。4. 更深層次的拓?fù)銬AB與LLC在集成化中的身影除了上述基本拓?fù)湓谝恍└咝阅堋⒏吖β拭芏然蛱厥庖蟮膱?chǎng)合更復(fù)雜的拓?fù)湟查_(kāi)始以模塊或高度集成化的形式出現(xiàn)。4.1 DAB雙有源橋拓?fù)潆p向能量流動(dòng)的集成化模塊DAB拓?fù)湟蚱涮焐碾p向功率流動(dòng)能力和軟開(kāi)關(guān)特性在儲(chǔ)能系統(tǒng)、車(chē)載充電機(jī)OBC、數(shù)據(jù)中心48V/12V母線轉(zhuǎn)換等領(lǐng)域備受青睞。它的傳統(tǒng)實(shí)現(xiàn)非常復(fù)雜需要多個(gè)全橋和復(fù)雜的移相控制。但現(xiàn)在已有廠商推出集成了多個(gè)MOSFET和驅(qū)動(dòng)甚至包含數(shù)字控制器的DAB功率模塊。集成DAB模塊的設(shè)計(jì)焦點(diǎn)轉(zhuǎn)移 當(dāng)你使用這樣一個(gè)“黑盒”模塊時(shí)設(shè)計(jì)重點(diǎn)不再是開(kāi)關(guān)時(shí)序和驅(qū)動(dòng)而是高頻變壓器設(shè)計(jì)DAB工作在幾十kHz到幾百kHz變壓器設(shè)計(jì)追求低漏感、低交流損耗。集成模塊通常會(huì)指定變壓器的參數(shù)如匝比、漏感、磁芯材料甚至提供定制變壓器服務(wù)。熱管理DAB模塊功率密度高內(nèi)部損耗集中。必須嚴(yán)格按照數(shù)據(jù)手冊(cè)的散熱要求設(shè)計(jì)散熱器并考慮機(jī)箱內(nèi)的風(fēng)道。熱電偶實(shí)測(cè)模塊外殼溫度是驗(yàn)證散熱設(shè)計(jì)的最可靠方法?？刂平涌谂c通信集成模塊往往通過(guò)數(shù)字接口如PMBus, I2C, CAN接收電壓、電流指令并上報(bào)狀態(tài)。你需要編寫(xiě)簡(jiǎn)單的 firmware 來(lái)實(shí)現(xiàn)與模塊的通信和控制邏輯這比用分立器件搭建模擬或數(shù)字控制板要簡(jiǎn)單得多。4.2 LLC諧振拓?fù)渥非髽O致效率的集成方案LLC拓?fù)湟云湓谡斎敕秶氯鏟FC后級(jí)的400V DC能實(shí)現(xiàn)全負(fù)載范圍的軟開(kāi)關(guān)零電壓開(kāi)通ZVS和零電流關(guān)斷ZCS達(dá)到極高效率常高于95%而聞名廣泛應(yīng)用于服務(wù)器電源、高端電視電源等。LLC的集成化挑戰(zhàn)與現(xiàn)狀 LLC的控制變頻控制比定頻PWM復(fù)雜諧振腔參數(shù)Lr, Cr, Lm設(shè)計(jì)也需要精細(xì)計(jì)算。因此完全的“功率級(jí)控制器”單芯片集成較少見(jiàn)。更常見(jiàn)的模式是LLC控制器芯片集成半橋驅(qū)動(dòng)、頻率控制、保護(hù)功能外部放置半橋MOSFET和諧振腔元件。LLC功率模塊將半橋或全橋MOSFET、甚至諧振電感集成在一個(gè)模塊內(nèi)用戶只需外接諧振電容和變壓器。設(shè)計(jì)LLC集成方案的陷阱工作點(diǎn)與增益曲線LLC的電壓增益隨開(kāi)關(guān)頻率變化。你必須確保在最低輸入電壓、最大負(fù)載需要最高增益時(shí)所需的工作頻率仍在控制器和磁性元件有效工作的范圍內(nèi)在最高輸入電壓、最小負(fù)載時(shí)頻率不會(huì)過(guò)高導(dǎo)致開(kāi)關(guān)損耗劇增或控制失穩(wěn)。啟動(dòng)與短路保護(hù)LLC的軟開(kāi)關(guān)特性在啟動(dòng)和短路時(shí)可能失效。集成控制器必須具備可靠的啟動(dòng)序列如先高頻預(yù)充電和短路檢測(cè)機(jī)制通常通過(guò)檢測(cè)諧振電流或原邊電流。變壓器設(shè)計(jì)LLC變壓器同時(shí)承擔(dān)勵(lì)磁電感和變壓雙重功能。其漏感被用作諧振電感Lr的一部分因此對(duì)變壓器的一致性要求極高。使用集成方案時(shí)務(wù)必采用模塊或芯片廠商推薦或驗(yàn)證過(guò)的變壓器型號(hào)。5. 拓?fù)溥x擇與系統(tǒng)設(shè)計(jì)從需求到芯片選型的實(shí)戰(zhàn)指南了解了各種集成拓?fù)涞奶攸c(diǎn)后面對(duì)一個(gè)具體的電源設(shè)計(jì)需求我們?cè)撊绾螞Q策下面是一個(gè)實(shí)戰(zhàn)化的選擇流程和考量清單。5.1 需求分析清單在打開(kāi)芯片選型網(wǎng)站之前先明確以下問(wèn)題輸入輸出電壓范圍Vin_min, Vin_max, Vout_nom。這是決定拓?fù)浣祲骸⑸龎骸⑸祲旱氖滓蛩?。輸出電?功率決定功率級(jí)規(guī)模、散熱需求和效率目標(biāo)。隔離要求是否需要輸入輸出電氣隔離這直接指向反激、正激、LLC等帶變壓器的拓?fù)?。效率與尺寸對(duì)效率的苛求程度如電池供電設(shè)備和對(duì)體積的限制如可穿戴設(shè)備會(huì)極大地影響拓?fù)浜烷_(kāi)關(guān)頻率的選擇。成本與開(kāi)發(fā)周期預(yù)算和上市時(shí)間壓力是選擇高度集成方案還是更靈活的分立/控制器方案的關(guān)鍵。特殊功能是否需要雙向功率流DAB、多路輸出、同步Sync功能、高動(dòng)態(tài)響應(yīng)等5.2 選型決策樹(shù)與常見(jiàn)陷阱基于需求可以遵循一個(gè)簡(jiǎn)單的決策路徑非隔離應(yīng)用Vin Vout選擇集成同步Buck。注意檢查芯片的開(kāi)關(guān)頻率、最大占空比決定最低壓差、輕載效率模式。Vin Vout選擇集成Boost。關(guān)注其峰值電流能力、是否支持同步整流以提升效率。Vin可能大于或小于Vout選擇集成四開(kāi)關(guān)Buck-Boost。仔細(xì)評(píng)估其在模式切換點(diǎn)附近的性能。隔離應(yīng)用中小功率 100W首選集成反激。根據(jù)輸入電壓AC-DC還是DC-DC、效率要求是否需QR/準(zhǔn)諧振、成本選擇合適系列。隔離應(yīng)用中高功率 100W對(duì)效率要求高考慮LLC諧振半橋/全橋。通常選擇“控制器外部MOSFET”或“功率模塊”方案。適用于輸入電壓變化范圍不大的場(chǎng)合如PFC后端。需要雙向功率流考慮DAB。通常以功率模塊形式出現(xiàn)評(píng)估其控制接口和散熱設(shè)計(jì)。選型陷阱實(shí)錄忽略最小導(dǎo)通/關(guān)斷時(shí)間對(duì)于高頻集成Buck芯片其內(nèi)部邏輯和驅(qū)動(dòng)有最小脈沖寬度限制。例如一顆2MHz的Buck芯片最小導(dǎo)通時(shí)間可能為50ns。當(dāng)輸入電壓很高輸出電壓很低時(shí)計(jì)算出的理論導(dǎo)通時(shí)間可能小于這個(gè)最小值Ton Vout/(Vin*f)。此時(shí)芯片會(huì)進(jìn)入“脈沖跳躍”模式導(dǎo)致輸出電壓紋波和噪聲增大環(huán)路也可能不穩(wěn)定。務(wù)必在選型時(shí)核算最惡劣工況下的最小占空比。對(duì)熱性能盲目樂(lè)觀集成芯片的散熱嚴(yán)重依賴PCB。數(shù)據(jù)手冊(cè)中的效率曲線是在理想散熱條件下測(cè)得的。實(shí)際應(yīng)用中你需要仔細(xì)閱讀手冊(cè)的“熱性能”章節(jié)計(jì)算結(jié)溫Tj Ta θja * Pd_loss。θja結(jié)到環(huán)境熱阻與你PCB的銅箔面積、層數(shù)、有無(wú)散熱過(guò)孔直接相關(guān)。對(duì)于大電流應(yīng)用必須按照手冊(cè)推薦繪制足夠的銅箔散熱焊盤(pán)并添加散熱過(guò)孔連接到內(nèi)層或背面地平面。環(huán)路補(bǔ)償?shù)摹跋氘?dāng)然”很多集成芯片提供了內(nèi)部補(bǔ)償或簡(jiǎn)單的補(bǔ)償網(wǎng)絡(luò)。但如果你使用了非推薦的電感值或輸出電容環(huán)路的相位裕度可能不足。在負(fù)載瞬變時(shí)表現(xiàn)出振鈴或過(guò)沖。對(duì)于性能要求高的場(chǎng)合即使用了集成補(bǔ)償也建議用網(wǎng)絡(luò)分析儀或通過(guò)負(fù)載瞬態(tài)測(cè)試來(lái)驗(yàn)證環(huán)路穩(wěn)定性。6. 布局布線集成拓?fù)湫阅軆冬F(xiàn)的最后一道關(guān)卡再好的芯片再完美的拓?fù)淙绻季植季€PCB Layout一塌糊涂性能也會(huì)大打折扣甚至無(wú)法工作。對(duì)于集成電源開(kāi)關(guān)布局有黃金法則。6.1 功率回路最小化這是電源布局的第一要義。以同步Buck為例其高頻開(kāi)關(guān)電流回路是輸入電容正極 - 芯片內(nèi)部上管 - 芯片SW引腳 - 電感 - 輸出電容正極 - 輸出電容負(fù)極/地 - 輸入電容負(fù)極。這個(gè)回路必須盡可能短而寬以減小寄生電感。寄生電感會(huì)在開(kāi)關(guān)瞬間產(chǎn)生電壓尖峰V L * di/dt導(dǎo)致EMI超標(biāo)甚至超過(guò)芯片SW引腳耐壓造成損壞。實(shí)操步驟將輸入陶瓷電容緊貼芯片的Vin和GND引腳放置。SW節(jié)點(diǎn)連接電感、下管和上管的走線要短而粗最好用鋪銅。避免在這個(gè)敏感節(jié)點(diǎn)上走任何其他信號(hào)線。電感到輸出電容的路徑同樣要短。6.2 地平面與單點(diǎn)接地混亂的地線是噪聲的根源。對(duì)于集成電源芯片通常建議使用完整的地平面層為高頻噪聲提供低阻抗回流路徑。模擬小信號(hào)地與功率地分離芯片的反饋分壓電阻、補(bǔ)償網(wǎng)絡(luò)的接地點(diǎn)AGND應(yīng)與大電流的功率地PGND分開(kāi)。最后在芯片下方的某個(gè)點(diǎn)通常是輸入電容的接地端用0歐電阻或磁珠單點(diǎn)連接。防止功率地上的開(kāi)關(guān)噪聲干擾敏感的反饋電壓。6.3 敏感信號(hào)線的保護(hù)反饋FB走線遠(yuǎn)離噪聲源電感、SW節(jié)點(diǎn)盡量短。如果走線較長(zhǎng)可考慮在反饋分壓電阻上并聯(lián)一個(gè)小電容如10-100pF到地以濾除高頻噪聲但要注意這會(huì)影響環(huán)路帶寬。使能EN、頻率同步SYNC等數(shù)字信號(hào)可串聯(lián)一個(gè)小電阻如22-100歐以阻尼振鈴并靠近芯片引腳放置上拉/下拉電阻。6.4 熱設(shè)計(jì)布局散熱焊盤(pán)Thermal Pad如果芯片底部有裸露的散熱焊盤(pán)必須按照數(shù)據(jù)手冊(cè)要求在PCB上設(shè)計(jì)一個(gè)與之匹配的、帶有大量過(guò)孔Thermal Via的焊盤(pán)。這些過(guò)孔應(yīng)連接到內(nèi)部或背面的地平面以幫助散熱。遠(yuǎn)離熱源輸出電容、電感都是熱源應(yīng)盡量與芯片保持一定距離或考慮風(fēng)道散熱。電源設(shè)計(jì)尤其是集成電源的設(shè)計(jì)是一個(gè)將理論拓?fù)?、芯片性能與物理實(shí)現(xiàn)布局、熱管理緊密結(jié)合的工程。理解拓?fù)涫抢斫庑酒袨榈幕A(chǔ)而精湛的布局是實(shí)現(xiàn)芯片設(shè)計(jì)指標(biāo)的保證。這個(gè)系列的第一篇我們搭建了一個(gè)從宏觀到微觀的框架。后續(xù)我們可以再深入每一個(gè)拓?fù)溆脤?shí)際芯片型號(hào)和測(cè)試波形拆解那些規(guī)格書(shū)上沒(méi)寫(xiě)明的“坑”和“技巧”。