做ADC設(shè)計這些年我越來越覺得版圖里的Guard ring是個被低估的角色。很多年輕工程師畫版圖時對Guard ring的理解就是“繞一圈P環(huán)然后接地”結(jié)果流片回來ADC的SNR怎么也上不去數(shù)字模塊一跑起來碼子就抖。其實Guard ring設(shè)計遠(yuǎn)不止“畫個圈”這么簡單它是一套從單個器件到整個系統(tǒng)逐層遞進(jìn)的隔離策略。這篇是ADC系列的第三篇我把這些年在SAR ADC、流水線ADC里積累的Guard ring設(shè)計經(jīng)驗整理出來從底層機(jī)理到模塊規(guī)劃再到系統(tǒng)級協(xié)作盡量把彎路和教訓(xùn)都講清楚希望能幫到正在跟噪聲較勁的你。1. Guard ring的底層邏輯它到底在隔離什么1.1 ADC為什么對襯底噪聲這么敏感先從一個基本事實說起ADC是所有模擬模塊里對干擾最挑剔的。高速數(shù)字電路在地和襯底上產(chǎn)生的瞬態(tài)噪聲幅度可以輕松到幾十毫伏而一個16位ADC在2.5V參考電壓下的1LSB只有約38μV兩者的差距接近三個數(shù)量級。換句話說如果不做隔離數(shù)字電路每一次翻轉(zhuǎn)都等于在ADC輸入端踩了一腳地板轉(zhuǎn)換結(jié)果當(dāng)然一片狼藉。襯底噪聲最大的麻煩在于它無處不在。芯片的襯底是半導(dǎo)體材料不是理想的“地平面”它有電阻也有電容。數(shù)字管腳上沿很陡的電壓跳變會通過耦合電容注入襯底再通過襯底的體電阻傳到模擬模塊下方最后調(diào)制MOS管的閾值電壓或采樣開關(guān)的關(guān)斷電荷。更隱蔽的是CMOS工藝中襯底里那些“寄生的PNP/NPN”還會把噪聲放大。這些效應(yīng)綜合起來使襯底變成了一條貫穿全芯片的“噪聲高速路”。我見過不少團(tuán)隊花大力氣優(yōu)化比較器、優(yōu)化運(yùn)放結(jié)果版圖上根本沒給模擬部分做襯底保護(hù)最終性能天花板被嚴(yán)重壓低。所以理解Guard ring第一步不是學(xué)畫法而是理解襯底噪聲是怎么走的這樣才能知道保護(hù)環(huán)應(yīng)該擺在哪兒、接什么電位。1.2 Guard ring的工作機(jī)理一圈低阻抗的“排水溝”很多人把Guard ring類比成“城墻”我更喜歡把它類比成農(nóng)田四周的排水溝。城墻是堵水排水溝是把滲水引走。Guard ring的本質(zhì)就是在敏感區(qū)域周圍設(shè)置一圈極低阻抗的接觸環(huán)把附近襯底里的干擾電流在進(jìn)入敏感電路之前就抽走同時把敏感區(qū)域下方的襯底電位牢牢鉗住不讓它跟著外面一起波動。以P型襯底上的P Guard ring為例。P重?fù)诫s區(qū)加上大量接觸孔接到一個干凈的模擬地會在襯底表面形成一圈低阻歐姆接觸。當(dāng)遠(yuǎn)處數(shù)字電路向襯底注入電流時這圈低阻接觸會優(yōu)先把這些電流吸收到“地”而不是讓它們繼續(xù)橫向擴(kuò)散到模擬器件下方。同時因為Guard ring把點位鉗在模擬地電位即使仍有漏網(wǎng)電流敏感區(qū)域下方的襯底電位波動也會被限制在極小的范圍內(nèi)。N Guard ring的機(jī)理類似但它通常放在N阱里接較高電位VDD用來收集來自襯底或周圍區(qū)域的少數(shù)載流子防止它們改變阱電位。實際設(shè)計里還會遇到雙重環(huán)、深N阱、保護(hù)環(huán)配合隔離溝槽等更復(fù)雜的結(jié)構(gòu)但萬變不離其宗Guard ring的價值是提供一個低阻通道讓噪聲按你規(guī)劃的路徑走而不是按它自己的性子亂竄。1.3 從單元到系統(tǒng)隔離策略為什么要分層Guard ring設(shè)計不是一個“畫一次環(huán)”的動作而是一套分層策略。單個晶體管、模擬單元、整個模擬模塊、再到芯片級和其他外設(shè)每一層的隔離目標(biāo)和手法都不同。單元級關(guān)心的是局部的襯底電位擾動和寄生物模塊級關(guān)心的是模擬核與數(shù)字控制邏輯之間的噪聲邊界系統(tǒng)級關(guān)心的是封裝、PCB和電源域之間的相互影響。如果只做單元級保護(hù)模塊邊緣的噪聲會從外部繞進(jìn)來如果只做模塊級保護(hù)內(nèi)部關(guān)鍵器件之間又會互相串?dāng)_。我通常把整個隔離規(guī)劃分成三個層次先畫好每條“紅線”再逐層填充Guard ring。這篇文章的后面幾節(jié)就按這個思路展開。2. 單元級Guard ring細(xì)節(jié)決定ADC的天花板2.1 給采樣開關(guān)和比較器輸入對管加上保護(hù)單元級Guard ring最先要考慮的是ADC里最“嬌氣”的器件。第一類是采樣開關(guān)管。高速ADC的采樣開關(guān)經(jīng)常是柵壓bootstrapped結(jié)構(gòu)柵極電壓被抬到超過電源電壓開關(guān)導(dǎo)通電阻被壓得很低?？墒侨绻_關(guān)管下面的襯底電位被數(shù)字噪聲調(diào)制閾值電壓Vth就會跟著動采樣時刻的導(dǎo)通電阻和饋通電荷都會變化最終表現(xiàn)為采樣值上的誤差。對這個問題工程上最常見的處理是在開關(guān)管四周做一圈P ring接到獨(dú)立的模擬地。這圈ring必須盡可能靠近有源區(qū)同時保持對稱。尤其是差分采樣開關(guān)兩側(cè)的ring不對稱會直接轉(zhuǎn)化為輸入失調(diào)。第二類是動態(tài)比較器或預(yù)放大器的輸入對管。動態(tài)比較器的工作點變化極快回踢噪聲kickback noise很強(qiáng)會在前級采樣網(wǎng)絡(luò)和襯底之間反復(fù)振蕩。輸入對管周圍的Guard ring一方面阻擋外部噪聲進(jìn)入輸入級另一方面也能把比較器自身產(chǎn)生的襯底電流圈住不讓它污染前面的采樣電容。我的經(jīng)驗是比較器輸入對管不僅要加環(huán)環(huán)上還要多打襯底接觸孔必要時可以圍著差分對做一圈閉合的P ring而不是只在兩端打兩條這樣抗干擾能力會好很多。2.2 不同器件的Guard ring接法有講究Guard ring不是一個“接地就行”的工藝不同器件、不同井結(jié)構(gòu)的接法完全不同。P型襯底上的NMOS管周圍做一圈P注入接觸后接模擬地或芯片上最干凈的GND。這圈P ring與襯底是歐姆接觸形成低阻通道。PMOS管則要小心很多工藝?yán)颬MOS做在N阱內(nèi)如果你只給PMOS加一圈P ring接地這圈P和N阱之間的PN結(jié)可能會在噪聲浪涌下正偏造成注入閂鎖。正確的做法是在N阱周圍做一圈N ring接到N阱電位通常是VDD或該器件所在的電源域把N阱電位固定住。電阻和電容同樣不能忽視。多晶硅電阻通常做在P型襯底上下方會有P隔離環(huán)或P burst layer用來阻斷襯底噪聲對電阻體的調(diào)制。采樣電容陣列如果是MOM電容或MIM電容它們對襯底噪聲相對不敏感但電容底下的襯底接觸仍然要做防止開關(guān)切換時產(chǎn)生的襯底電流無處釋放。設(shè)計時一定要對照PDK里的DRMDesign Rule Manual檢查每類器件的“保護(hù)環(huán)層”要求有的工藝?yán)颪BL埋層和深N阱還需要額外蓋“well ring”標(biāo)識層漏掉一個層次整個隔離就白做了。另外Guard ring的電位接法還有個關(guān)鍵原則絕不能把不同域的Guard ring混接。比如模擬P ring接到了數(shù)字地DGND上數(shù)字地上的高頻噪聲會通過ring直接注入模擬模塊邊界隔離效果等于零甚至更差。我習(xí)慣在版圖規(guī)劃階段就給模擬地AGND、數(shù)字地DGND、模擬電源、數(shù)字電源分別建好netGuard ring像芯片里的水管一樣按區(qū)域接對應(yīng)的net不允許交叉。2.3 ring的寬度、間距和接觸孔的密度很多新手喜歡把Guard ring畫得很窄覺得反正是“一圈線”又怕占用面積。實際ring的寬度和接觸孔密度直接決定了它的“低阻抗”程度。Ring如果太窄或接觸孔太少等效串聯(lián)電阻就會變大噪聲電流流過時仍會產(chǎn)生明顯的電位梯度隔離效果大打折扣。我常用的經(jīng)驗是普通敏感單元周圍ring寬度取1~2μm用于噪聲隔離的隔離環(huán)在面積允許時做到2~3μm高噪聲區(qū)域比如數(shù)字緩沖器周圍會更寬。接觸孔要沿ring均勻密集地打而不是只在四角各打一個。我見過一個設(shè)計整圈數(shù)毫米長的P ring上就打了十幾個接觸孔結(jié)果等效電阻比正常情況高出幾個量級隔離效果自然拉垮。ring到有源區(qū)的間距也不能隨意。間距太小ring的注入?yún)^(qū)可能和有源區(qū)發(fā)生工藝上的互相影響更關(guān)鍵的是會引入額外的寄生電容把敏感節(jié)點的高頻信號耦合出去間距太大又起不到局部鉗位的作用。這個值我一般參考PDK的minimum間距但不會貼著minimum走通常放大1.5到2倍。實際畫的時候要特別注意差分結(jié)構(gòu)輸入差分對兩邊ring到兩個輸入管的寄生電容必須盡量一致否則會產(chǎn)生不對稱的耦合路徑這在動態(tài)比較器里會造成額外的輸入失調(diào)或偶次諧波。2.4 單元級容易被忽略的“閉環(huán)”問題單元級Guard ring設(shè)計里最常見、也最隱蔽的問題是環(huán)沒畫成閉環(huán)。Guard ring必須在版圖上形成一圈連續(xù)的低阻環(huán)任何一點斷開隔離效果都會大打折扣。我遇到過一次真實的案例一個比較器的Guard ring跨了三條不同金屬層的走線信號線在環(huán)上方橫穿而過版圖的DRC也沒報錯因為ring在金屬層切換處是通過via陣列連接的可偏偏有一段via陣列因為密度規(guī)則被軟件自動刪掉了一部分造成ring在電氣上斷開了一條幾十納米的缺口。就是這個缺口讓數(shù)字開關(guān)噪聲順著襯底漏進(jìn)了比較器輸入級最終ADC輸出在某些特定數(shù)字碼型下出現(xiàn)了明顯的周期性紋波。排查這種問題非常痛苦因為靜態(tài)仿真完全正常加了數(shù)字激勵后噪聲才會出現(xiàn)。所以我后來養(yǎng)成一個習(xí)慣圖畫完后單獨(dú)把Guard ring相關(guān)的層次高亮渲染出來一層一層檢查“閉環(huán)”和“連續(xù)過孔”。另外不要在Guard ring內(nèi)部穿大電流的數(shù)字走線如果必須穿過最好把信號線改到其他層或者再加一道隔離環(huán)隔開否則那條金屬線本身就會成為天線把噪聲耦合進(jìn)環(huán)內(nèi)。3. 模塊級隔離從單個器件到整個模擬內(nèi)核3.1 模擬核和數(shù)字控制邏輯的邊界劃分當(dāng)一顆ADC里不僅有模擬核心還有數(shù)字校準(zhǔn)、SAR邏輯、DMA接口、甚至MCU外設(shè)時單元級的環(huán)就不夠了必須上升模塊級規(guī)劃。模塊級隔離的第一件事不是畫環(huán)而是“劃線”在版圖規(guī)劃階段就明確模擬模塊的邊界把整個模擬核心采樣網(wǎng)絡(luò)、比較器、參考緩沖器、偏置包在一個封閉的保護(hù)區(qū)域里數(shù)字控制邏輯放在區(qū)域外。這條邊界線通常用幾圈Guard ring來實現(xiàn)同時配合電源域的物理分割。數(shù)字邏輯和模擬模塊之間至少要隔開一段“緩沖走廊”走廊里不放任何活躍器件只放Guard ring和襯底接觸。具體距離要看工藝和噪聲強(qiáng)度經(jīng)驗值在20μm到100μm不等面積緊張時可以用DNW和深溝槽隔離來壓縮。數(shù)字模塊本身也應(yīng)該有自己的P ring并接DGND避免數(shù)字噪聲向外擴(kuò)散之后再繞到模擬區(qū)。我習(xí)慣在畫版圖前先畫一張“隔離規(guī)劃圖”把AGND/DGND域、模塊保護(hù)環(huán)、穿域信號線通道都標(biāo)出來。穿域的信號線比如比較器輸出到數(shù)字邏輯的數(shù)字信號或數(shù)字邏輯返回的校準(zhǔn)碼必須經(jīng)過專門的“橋洞”跨過Guard ring并且在穿越處做好屏蔽。不能隨便從環(huán)上跨否則信號線的寄生會直接耦合到環(huán)上等于把噪聲送進(jìn)了保護(hù)區(qū)。3.2 雙環(huán)結(jié)構(gòu)與襯底接觸排布模塊級Guard ring不再是一圈而往往是“單環(huán)不夠雙環(huán)起步”。單環(huán)對緩解局部噪聲有一定作用但在數(shù)字模塊和模擬模塊緊鄰的邊界單環(huán)很容易被噪聲擊穿。等電位鉗制需要時間高頻噪聲頻率高、電流大單環(huán)的寄生電感和電阻會限制它的鉗位能力。雙環(huán)結(jié)構(gòu)通常是模擬模塊周圍布一圈內(nèi)環(huán)接模擬地緊貼著內(nèi)環(huán)再布一圈外環(huán)接數(shù)字地或更“臟”的參考地。這樣做的好處是內(nèi)外環(huán)形成一個電容耦合的低阻屏障外層環(huán)把大部分?jǐn)?shù)字噪聲往數(shù)字地泄放內(nèi)層環(huán)再把漏網(wǎng)殘余抽走兩層之間的壓差還能起到“電場屏蔽”作用。有些工藝?yán)镞€會在雙環(huán)之間加一條N阱隔離帶也就是把內(nèi)環(huán)的P和外環(huán)的P之間用N ring隔開進(jìn)一步阻斷載流子橫向擴(kuò)散。模塊級隔離還有個容易被忽略的點環(huán)不是唯一的保護(hù)襯底接觸陣列比環(huán)更重要。芯片上的襯底不是純導(dǎo)體電路模塊占用的面積越大下方襯底的不同位置電位就越可能有差異。我的做法是在模擬模塊內(nèi)部空白區(qū)域“鋪”上密集的襯底接觸P到AGND像一片接地釘子一樣把模塊下方的襯底電位壓平。這些接觸可以跟Guard ring相連網(wǎng)格化排布。實測證明這種網(wǎng)格化的襯底接觸能顯著降低模塊內(nèi)部的襯底壓降比單純靠一圈外環(huán)效果更明顯。3.3 模塊級隔離的有效性怎么驗證光畫了環(huán)心里沒底怎么知道隔離夠不夠最直接的辦法是流片回來后做芯片級測試但那太晚了驗證閉環(huán)必須提前。比較實用的方法有兩種一種是硅前仿真驗證一種是已有硅片上的A/B對比。硅前仿真時可以在版圖中加入RC抽取的襯底寄生網(wǎng)絡(luò)。現(xiàn)在的工具鏈比如Calibre xACT、Synopsys StarRC等都能提取襯底寄生電阻和電容然后做模塊級混合仿真。具體做法是給數(shù)字模塊加一個時鐘激勵觀察模擬模塊內(nèi)部敏感節(jié)點的襯底電壓擾動再比較有Guard ring和無Guard ring兩種情況下的擾動幅度。我常用的一個典型結(jié)果是加了閉合的模塊級P雙環(huán)后敏感節(jié)點襯底擾動可以從數(shù)十毫伏壓到幾毫伏以下仿真里ADC的SFDR能提升8~12dB。如果有機(jī)會做硅片A/B對比那就更直觀。我參與過一個SAR ADC項目工程師在版圖里做了兩種模塊級方案一種只做了一圈模塊級Guard ring另一種做了雙環(huán)加內(nèi)部襯底接觸網(wǎng)格。實測下來沒有網(wǎng)格的版本在半速采樣時SFDR約78dB另一版做到了90dB以上INL也從±4LSB瘦身到±1.2LSB左右這個數(shù)據(jù)跟具體工藝和架構(gòu)相關(guān)僅供參考但趨勢很有說服力。這類驗證會強(qiáng)迫你把注意力從“畫好看”轉(zhuǎn)移到“畫對、畫夠”。3.4 地連接的關(guān)鍵策略模塊級Guard ring接地是一個非常有爭議的話題因為答案取決于系統(tǒng)架構(gòu)。我見過不少ADC文檔里寫“Guard ring必須接模擬地”但實際設(shè)計中如果模擬地本身被參考緩沖器的瞬態(tài)電流污染得很嚴(yán)重把Guard ring也接到同一個模擬地反而可能把地線上的諧波噪聲灌進(jìn)襯底。所以比較保險的做法是給Guard ring安排獨(dú)立的“保護(hù)區(qū)地”或者從模擬地的主干線拉一根星形接地線單獨(dú)接到Guard ring上不要讓其他模塊的瞬態(tài)電流經(jīng)過這段地線。數(shù)字地DGND和模擬地AGND在芯片上最后會單點連接選擇在Guard ring附近做單點連接有時也能幫助泄放高低頻噪聲。但要注意單點連接的位置決定了回流路徑如果單點連在模擬模塊中心數(shù)字回流電流就會從模擬模塊下面橫穿這是最差的情況。我通常把AGND和DGND的單點連接放在芯片外圍的pad附近讓回流電流盡量遠(yuǎn)離敏感模擬區(qū)。如果你用深N阱把模擬模塊包起來DNW阱還應(yīng)接一個獨(dú)立的阱電位通常是AVDD這樣P襯底和DNW之間就多了一層反偏PN結(jié)隔離。4. 系統(tǒng)級隔離ADC在SoC/封裝/PCB中的生存法則4.1 SoC上的襯底噪聲傳播路徑當(dāng)ADC不是一個獨(dú)立芯片而是SoC里一個IP時系統(tǒng)級隔離的復(fù)雜度又上了一個臺階。CPU、GPU、SRAM、PLL、RF前端這些模塊全都共用同一塊襯底任何一個大模塊的開關(guān)電流都會通過襯底傳播到ADC區(qū)域。這就是為什么很多ADC IP會要求放在SoC的某一角而不是被數(shù)字模塊圍在中間。SoC層級上最簡單的保護(hù)是給每一個熱鬧的數(shù)字模塊也加上Guard ring把噪聲在源頭就圈住。數(shù)字模塊內(nèi)部的電源地網(wǎng)格本身就要有低阻回流同時模塊邊界再加一圈P ring接到該模塊自己的DGND避免噪聲通過襯底輻射出去。對于特別強(qiáng)的噪聲源比如IO pad、高速serdes還需要用“雙重環(huán)隔離井”甚至刻蝕溝槽來阻斷。這些措施表面上看是給數(shù)字模塊做的實際上保護(hù)了ADC所以從系統(tǒng)規(guī)劃角度必須一起考慮。還有一條路徑容易被忽略電源域的耦合。模擬電源AVDD和數(shù)字電源DVDD在片內(nèi)雖然是分開的但在封裝基板和PCB上常?？康煤芙娫撮g的磁場和寄生電感會耦合。如果ADC的Guard ring接在了一個被數(shù)字電源噪聲污染的電源域上那隔離效果就廢了。所以系統(tǒng)級規(guī)劃要明確Guard ring的參考電平和回流路徑最好是回到電源樹里最干凈、離噪聲源最遠(yuǎn)的那個節(jié)點。4.2 封裝與PCB層面的Guard ring延伸芯片上畫得再漂亮封裝環(huán)節(jié)處理不好同樣會前功盡棄。封裝基板上的電源層和地層設(shè)計很大程度上決定了ADC模擬地會不會被數(shù)字地污染。常見的做法是給模擬電源/地分配獨(dú)立的基板平面不讓數(shù)字回流穿過模擬區(qū)域。芯片pad的分配也要注意模擬地pad和數(shù)字地pad盡量靠在一起通過多個bond wire或bump并聯(lián)降低阻抗而模擬輸入、參考電壓這些敏感pin要遠(yuǎn)離數(shù)字IO。PCB層的“Guard ring”概念同樣成立只是形態(tài)變成了走線和地孔圍欄。很多硬件工程師用ADC芯片時會在模擬輸入走線兩側(cè)放置一排接地過孔形成一條“地墻”同時在敏感走線周圍走一圈模擬地線這就是板級Guard ring。走線層的環(huán)要包住整個ADC模擬輸入?yún)^(qū)域并且環(huán)要閉合在至少兩點連接到模擬地平面避免形成天線。板級Guard ring和芯片內(nèi)的保護(hù)環(huán)雖然隔了幾層封裝但它們最終在同一個“干凈地”參考點上匯合構(gòu)成一個從片內(nèi)到片外的連續(xù)屏蔽體系。4.3 與去耦電容協(xié)同Guard ring不是萬能藥它必須和電源去耦電容配合工作。Guard ring的角色是“疏散通道”但它本身不能憑空吸收噪聲能量它需要把噪聲電流送到地平面再由去耦電容將高頻能量旁路到電源。如果地平面阻抗偏高Guard ring把噪聲收過來后反而會在地平面上引發(fā)新的電壓波動。所以模擬模塊附近必須有足夠的局部去耦電容比如在模擬電源到模擬地之間放幾百皮法到納法級的片內(nèi)電容再配合封裝和PCB上的大電容。在一些高精度ADC里參考電壓緩沖器和輸出驅(qū)動器的瞬態(tài)電流會產(chǎn)生很大的地彈ground bounce。這種情況下關(guān)鍵模擬模塊的Guard ring除了接“干凈地”之外還應(yīng)該靠近這些去耦電容放置讓回流路徑最短。換句話說Guard ring的位置、去耦電容的位置、地平面的分割三者是一個協(xié)同整體拆開單獨(dú)看都可能得出錯誤結(jié)論。5. 常見問題與排查技巧實錄5.1 ADC碼值隨數(shù)字負(fù)載呈周期性跳動現(xiàn)象很典型ADC靜態(tài)測試時性能不錯但只要數(shù)字模塊開始干活比如DMA搬運(yùn)數(shù)據(jù)或片上校準(zhǔn)跑起來轉(zhuǎn)換結(jié)果就出現(xiàn)周期性跳動幅度達(dá)到幾十到上百LSB而且周期和數(shù)字時鐘強(qiáng)相關(guān)。這種情況我第一個懷疑的就是模塊級Guard ring沒有形成有效閉環(huán)或者閉環(huán)的某個“水口”被信號線破壞。排查思路是先做信號定位。把數(shù)字模塊單獨(dú)關(guān)閉只讓ADC采樣看跳動是否消失再逐個開啟不同數(shù)字模塊找出噪聲源模塊。接下來回到版圖檢查模擬模塊與數(shù)字模塊的邊界Guard ring是否連續(xù)穿域信號線是不是在環(huán)的開口處走線環(huán)的接地是否存在對DGND的大電阻回路我記得有位工程師甚至用紅外顯微鏡配合熱掃描定位到襯底注入點但一般用版圖審查加仿真就能定位。5.2 加了Guard ring反而性能變差這也是我踩過的坑。理論上加環(huán)是隔離但實際操作里Guard ring有時會引入額外問題。最常見的是環(huán)離敏感節(jié)點太近增大了寄生電容導(dǎo)致高頻輸入端耦合了更多干擾。其次是Guard ring的接地沒有做到“星形”環(huán)上某處因為接觸孔過少局部電位浮動這個浮動的環(huán)反而變成了一個大接收天線。第三種常見情況是把不同噪聲域的環(huán)錯誤地接在一起比如把模擬Guard ring接到了數(shù)字地結(jié)果數(shù)字地噪聲被直接引入比不加環(huán)還差。碰到這種情況我會先做“手術(shù)對照法”把版本圖切成幾份分別評估每段Guard ring的隔離效果或者做帶寄生參數(shù)的仿真對比不同接法下的敏感節(jié)點噪聲。經(jīng)驗是Guard ring的“凈火”能力與其說取決于尺寸不如說取決于接地質(zhì)量和閉環(huán)連續(xù)性。如果發(fā)現(xiàn)接觸孔太少或環(huán)型走線過長優(yōu)先加寬環(huán)和加密接觸孔比盲目擴(kuò)大包圍范圍更有效。5.3 快速檢查版圖有沒有“隔離病”這里分享一張我每次tapeout前都會過一遍的檢查清單基本能堵住大多數(shù)Guard ring設(shè)計缺陷檢查項要求排查手段環(huán)的連續(xù)性所有Guard ring必須閉合無缺口版圖高亮該層逐段檢查接觸孔密度均勻密集不得只在角部集中LVS抽取電阻估算DRC檢查孔密度電位歸屬Guard ring必須接所屬域的干凈地/電源對照電路圖核對net名與敏感節(jié)點距離不違反設(shè)計規(guī)則且留有裕量DRC報告電容提取穿域信號線穿越環(huán)處要加屏蔽或繞過版圖審查3D視圖檢查襯底接觸網(wǎng)格模擬模塊內(nèi)部應(yīng)鋪滿襯底接觸版圖統(tǒng)計覆蓋率地平面單點連接模擬地/數(shù)字地單點連接點遠(yuǎn)離模擬區(qū)封裝/基板圖核對去耦電容配合模擬電源域局部去耦充足電源網(wǎng)絡(luò)分析這張表看起來簡單實際執(zhí)行起來要花不少精力。我通常會在所有模塊畫完后把Guard ring層單獨(dú)全部高亮出來在全芯片視圖上轉(zhuǎn)一圈肉眼檢查一遍再對著DRC和LVS報告逐項把關(guān)。這一步雖然費(fèi)時但救過我好幾次流片。5.4 一個真實“救火”經(jīng)歷最后講一個讓我印象特別深的項目。那時做一顆14位SAR ADC流片回來測試發(fā)現(xiàn)動態(tài)比較器附近只要數(shù)字邏輯一翻轉(zhuǎn)ADC的噪聲就明顯增大SFDR掉了快10dB。一開始懷疑比較器回踢于是給比較器加了更大的采樣電容沒用又懷疑參考電壓驅(qū)動不足加buffer還是沒改善。后來我盯上版圖里的采樣電容陣列發(fā)現(xiàn)這個陣列和比較器雖然是分開畫的但整個模擬模塊的Guard ring是先從采樣陣列外圍繞一圈再繞回比較器中途為了給一條控制信號線讓路Guard ring在中間斷開了一段用一條接地的金屬跳線搭橋過去。問題就出在這個“跳線橋”上金屬跳線本身電阻不小環(huán)的連續(xù)性大打折扣而且跳線還和數(shù)字時鐘線平行走了幾十微米等于把時鐘噪聲直接拾進(jìn)了環(huán)里。我的改法是重新規(guī)劃穿域信號線的路徑把控制信號線從這個缺口挪走Guard ring不再斷開同時在三層金屬里都用多排via陣列加固環(huán)的每一段。修改后重新流片SFDR從約74dB恢復(fù)到約86dBINL也顯著改善。這個案例也讓我徹底明白了Guard ring的“連續(xù)”和“完整”不是一句口號是真正決定性能的生命線。我個人在實際操作中的體會是Guard ring設(shè)計最怕“差不多”。畫環(huán)的時候覺得寬度差一點沒事接地點多點少點也無所謂最后性能會給出誠實的回答。如果你也在做ADC版圖不妨從今天開始給自己立個規(guī)矩每次畫Guard ring前先寫清楚它的電流回流路徑再動手。這張圖不只是給工具看的更是給你自己邏輯的一個交代。